Logic Synthesis and Verification Algorithms

de

, ,

Paru le : 1996

Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. It also serves as a basic reference work in design automation for both professionals and students.Logic Synthesis ...
Voir tout
Ce livre est accessible aux handicaps Voir les informations d'accessibilité
Ebook téléchargement DRM Adobe 🛈
156,49
Ajouter à ma liste d'envies
Téléchargement immédiat
Dès validation de votre commande
Image Louise Reader présentation

Louise Reader

Lisez ce titre sur l'application Louise Reader.

À propos



Collection
n.c

Parution
1996

Pages
n.c

EAN papier
0306475928


Caractéristiques détaillées - droits

EAN PDF
0306475928
Prix
156,49 €
Nombre pages copiables
1
Nombre pages imprimables
10
Taille du fichier
1445 Ko

Suggestions personnalisées